华为Mate90系列有望搭载新一代麒麟芯片
根据《科创板日报》的报道，华为计划在今年秋季发布的Mate90系列中采用基于韬定律的新一代麒麟芯片。华为公司在5月提出了韬(τ)定律，这是一套旨在指导半导体产业发展的新原则。这一法则将降低时间常数τ作为核心目标，通过逻辑折叠(LogicFolding)等技术手段，持续减少芯片内部信号传播延迟，提高晶体管密度，推动半导体技术的进步。
据悉，麒麟2026芯片将率先应用这一技术，从而实现性能的显著提升。中国科学院科技论文预发布平台ChinaXiv上显示，华为技术有限公司董事、半导体业务部总裁何庭波在7月3日发表了《面向多层级电子系统的时间缩微理论》（韬定律）V2版。新版论文在原有理论基础上，补充了大量工程落地的细节和实测量化数据，进一步丰富了以时间常数τ为核心的后摩尔时代缩放理论体系。
论文中披露的数据显示，与2025年的麒麟9030 Pro相比，麒麟2026芯片采用了双层逻辑折叠技术，晶体管密度从155MTr/mm²提升至238MTr/mm²，提升了约53.5%。此外，麒麟2026在1.1V供电电压下，主频提升了13%至3.1GHz；SRAM工作频率提升了超过40%；时钟缓冲器数量减少了超过50%，时钟偏移降低了25%，线长缩短了约30%。
何庭波在论文中提到，未来十年内，逻辑折叠技术预计将从局部的关键路径折叠演进为全面的、多层级的折叠——每个封装内将集成更多有源层。这一演进由低温混合键合技术和硅通孔（TSV）着陆点的下移推动，将释放超过30%的高层布线资源。从2026年到2035年，晶体管密度预计将向400MTr/mm²及更高水平迈进。
同时，麒麟芯片通过逻辑折叠技术大幅提升CPU核心频率，为实现4GHz及更高频率铺平道路。论文还预计，到2030年，AI芯片昇腾990将引入LogicFolding技术至AI加速器类别。到2035年，硬件集成度预计将增加超过100倍，其中τ的缩减分布在堆栈的每一层，而非集中在器件层面。
何庭波强调，尽管韬定律提供了一个明确的发展方向，但热管理仍是LogicFolding架构中的一个关键挑战。为解决此问题，华为采用了热感知分区和布局规划策略。在设计阶段，华为有意识地避免折叠高功耗电路，并从结构上防止高功耗子系统的空间相邻。
面对摩尔定律所面临的物理极限和经济效益挑战，华为认为韬(τ)定律是一条有效的解决路径。韬(τ)定律所涉及的技术，构建了从器件、电路、芯片到系统的多层级体系，优化信号传输和处理的时间，提升芯片性能和能效。
据何庭波透露，基于韬(τ)定律，华为已设计并量产了381款芯片，服务于多个市场领域。